این فایل ترجمه فارسی مقاله زیر می باشد:
VLSI Implementation of Enhanced AES Cryptography
چکیده
استاندارد رمزگذاری پیشرفته (AES) یک استاندارد پردازش اطلاعات فدرال (FIPS) می‌باشد و به عنوان استاندارد امنیت کامپیوتر، طبقه بندی می‌شود. الگوریتم AES یک رمز بلوک است که می تواند اطلاعات دیجیتالی را رمزنگاری و رمزگشایی کند. الگوریتم AES قادر به استفاده از کلیدهای رمزنگاری 128، 192 و 256 بیت می‌باشد. رمز Rijndael به عنوان استاندارد رمزگذاری پیشرفته (AES) رسمی، انتخاب شده است و برای سخت افزار مناسب است. هدف از این مقاله ، ارائه پیاده سازی الگوریتم سخت افزاری استاندارد رمزگذاری (AES) پیشرفته بود. این مقاله یک راه حل کارآمد برای ترکیب رمزنگاری و رمزگشایی Rijndael در یک طراحی FPGA، را با تمرکز قوی بر محدودیت های ناحیه‌ی کم و خروجی بالا، پیشنهاد می کند. این پیاده سازی الگوریتم Rijndael رمز متقارن خود را با استفاده از یک اندازه کلید 128 بیتی اجرا می کند ، حالت با نام AES128. ما با ساختار کانالی و تغییراتی مانند ادغام Subbytes و Shift Rows کار کرده‌ایم، و بهینه سازی هر چرخه ساعت برای حداکثر کردن تعداد عملیات و غیره با موفقیت اجرا شده است. فرآیند رمزگذاری و رمزگشایی الگوریتم Rijndael به زبان VHDL و پیاده‌سازی FPGA متناظر منجر به کاهش تعداد برش‌ها (6901) می‌شود و خروجی داده‌هایی با 38.346 گیگابیت در ثانیه را به دست می‌آورد که در Xilinx 14.2 Virtex5 اجرا شده است.
توضیحات: فایل ترجمه به صورت word می باشد و دارای 20 صفحه است.
مقاله پیاده سازی VLSI از رمزنگاری AES ارتقایافته